今天抽空整理了下去年做的几个FPGA项目，发现新手最容易栽的三个坑，我自己也摔得鼻青脸肿过。先说说第一个坑：以为把电路图拼出来就完事儿了。

刚开始搞FPGA的时候特天真，画完逻辑图就急着下载到板子上。结果怎么着？屏幕上显示的数据跳得比蹦迪还嗨，根本抓不住规律。熬夜查了两天才发现，时序问题像鬼打墙似的绕不出来。比如计数器A的输出要给模块B用，结果模块B还没准备A的值已经跑丢了。后来学乖了，在代码里到处加寄存器缓冲，相当于给信号修了几个"中转站"，这下终于不乱窜了。

第二坑：仿真当儿戏

头两年特别抵触仿真，觉得写测试文件浪费时间。有次做个串口通信，直接拿同事的测试用例跑两遍就敢上板，结果设备间发十次数据得丢三次。返工检查到眼冒金星，才发现仿真时只试了115200波特率，实际设备用的是56000，时钟分频参数全对不上。现在每次写代码前都强迫自己：

• 先列用例清单
• 把极端情况全塞进去
• 盯着波形图看到想吐才算完

烧坏三块板子才明白，仿真省下的时间，全在调试时加倍还债了。

最头疼的第三坑：放飞自我的代码

去年帮徒弟改项目差点心梗。打开他写的状态机：

• 状态命名是s1、s2、s3
• 400行代码没一句注释
• 关键信号线叫temp_reg233

当年自己写的垃圾代码如今全报应到头上。现在要求组里人：

• 状态名必须带_ready/_busy后缀
• 跨模块信号加xdc约束
• 每个always块前面用//标时钟域

上周验收时徒弟还嘟囔"写备注好麻烦"，我直接把三年前的工程翻出来——好家伙，当时的神仙设计现在连我自己都看不懂。

折腾这几年算明白了，FPGA最磨人的不是写代码，是给半年后的自己擦屁股。省下的文档时间，都变成电烙铁和示波器前的通宵了。